Принципиальная схема синтезатора радиостанции Баклан

Синтезатор выполняет функции:

  • в режиме «прием» — функцию гетеродина приемника и вырабатывает гетеродинное напряжение в диапазоне частот 138,000 — 156,975 МГц с шагом сетки частот 25 кГц с нестабильностью не хуже ±10 · 10-6;
  • в режиме «передача» — функцию возбудителя передатчика и вырабатывает напряжение возбуждения в диапазоне частот 118,000— 136,975 МГц с шагом сетки частот 25 кГц с нестабильностью не хуже ±10-10-6;
  • вырабатывает управляющее напряжение для перестройки входных цепей приемника;
  • обеспечивает задержку включения передатчика при переходе из режима «прием» в режим «передача» и наборе каналов до окончания переходных процессов в синтезаторе, а также блокирует работу передатчика в случае отказа синтезатора.

Принципиальная схема синтезатора радиостанции Баклан

Принципиальная электрическая схема синтезатора радиостанции Баклан
Увеличить (откроется в новом окне)

Синтезатор состоит из каскадов, описанных ниже.
1) Генератор, управляемый напряжением, состоит из автогенератора, собранного на полевом транзисторе Т1 с общим стоком по схеме индуктивной трехточки и буферного каскада на биполярном транзисторе Т2 по схеме с общим эмиттером. Индуктивность L1, варикапы Д1 и Д2, конденсаторы C1*, С2* — элементы контура автогенератора. С1* служит для коррекции коэффициента перекрытия ГУН по частоте, а С2* — для коррекции разброса емкости варикапов. Управляющее напряжение на варикапы Д1 и Д2 подается с выхода частотно-фазового детектора через фильтр нижних частот и развязывающие резисторы R1 и R2. Конденсатор С3, резистор R3 и диод Д3 создают автоматическое смещение на затворе транзистора Т1. Напряжение питания поступает на транзистор Т1 через гасящий резистор R5, С4—блокировочный конденсатор. R4, R24 — резисторы стабилизации режима. Генерируемое высокочастотное напряжение через конденсатор связи С5 поступает на базу транзистора Т2. Усиленный сигнал через согласующую индуктивность L2 поступает на вход широкополосного усилителя. Элементы R6, R7, R10 обеспечивают режим транзистора Т2 по постоянному току. С6, Др1 — элементы фильтра в цепи питания. С7 — конденсатор, развязывающий эмиттер транзистора Т2 по высокой частоте. R8, R9 стабилизируют рабочую точку транзистора Т2. R8 — стабилизирует коэффициент усиления транзистора.

2) Широкополосный усилитель предназначен для усиления высокочастотного сигнала, поступающего с автогенератора, и для ослабления реакции модулируемых каскадов передатчика на частоту ГУН. Сигнал с автогенератора поступает через переходную емкость С8 и фильтр верхних частот L3, С9 на базу транзистора Т4, включенного с транзистором ТЗ последовательно по постоянному току. Оба транзистора ШУС включены по схеме с общим эмиттером. Сигнал с коллектора Т4 через согласующую индуктивность L4, разделительный конденсатор С12 и индуктивность L5 выходного фильтра поступает на вход усилителя мощности передатчика и на вход буферного усилителя. Резисторы R11*, R12, R13, R14, R15, R16* обеспечивают режим широкополосного усилителя по постоянному току С11, С15, Др3, Др5 — элементы фильтра в цепи питания. Дроссель Др2 исключает шунтирование входа транзистора Т4 резистором R14 по высокочастотному сигналу. С24* — конденсатор, обеспечивающий подавление паразитной генерации усилителя. С14 — конденсатор, развязывающий эмиттер транзистора Т4 по высокой частоте.

3) Буферный усилитель предназначен для ослабления влияния последующих каскадов синтезатора на выход возбудителя и для подачи сигнала с широкополосного усилителя на ВЧД. Сигнал поступает на базу транзистора Т6 буферного усилителя через ослабитель R17*, С16. Буферный усилитель собран по каскодной схеме общий эмиттер — общая база на транзисторах Т5 и Т6. Конденсатор С19 обеспечивает подавление паразитной генерации усилителя. Далее сигнал с коллектора транзистора Т5 через фильтр нижних частот С20, L6, С23* поступает на вход ВЧД. Резисторы R18, R19, R20, R21, R22 обеспечивают режим усилителя по постоянному току. С18, С22, Др6, Др7 — элементы фильтра в цепи питания усилителей. С17 — блокировочный конденсатор. R21, R22, С21 — цепь частотнозависимой обратной связи.

4) Опорный генератор вырабатывает напряжение опорной частоты равной 6400 кГц с относительной нестабильностью не хуже ±10 · 10-б в рабочем интервале температур. Высокая стабильность частоты обеспечивается применением метода температурной компенсации нестабильности частоты при помощи термозависимого потенциометра и емкости р—n перехода полупроводникового прибора (варикапа). Опорный генератор включает в себя кварцевый генератор, выполненный по схеме емкостной трехточки на транзисторе Т1, и эмиттерный повторитель на транзисторе Т2. Резисторы R15—R21 задают режим транзисторов по постоянному току. Конденсаторы C1, С2, С3, С10 — блокировочные, С7, С9 — емкости обратной связи, С8, С11—разделительные. Элементы схемы Д1, Д2, L, С4, С5 образуют цепь управления и составляют параллельный контур, включенный последовательно с кварцевым резонатором. Такое включение цепи управления позволяет поддерживать постоянство крутизны характеристики управления в заданном интервале регулирования по напряжению. Регулируемый резистивный делитель R12, R14 позволяет производить установку частоты генератора и коррекцию частоты во времени (старение). Элементы схемы R1—R10 образуют цепь термозависимого потенциометра. При изменении температуры окружающей среды происходит изменение величины сопротивления терморезисторов R1, R7, R8, что в свою очередь вызывает изменение напряжения на варикапах Д1, Д2. При изменении напряжения на варикапах происходит изменение емкости p—n перехода варикапов, а следовательно, и изменение частоты генератора. Термозависимый потенциометр задан и настроен так, что при изменении температуры окружающей среды изменение напряжения на варикапах повторяет зеркально изменение температурно-частотной характеристики кварцевого резонатора, т. е. происходит уменьшение нестабильности частоты генератора.

Принципиальная схема опорного генератора радиостанции Баклан

Принципиальная электрическая схема опорного генератора радиостанции Баклан
Увеличить (откроется в новом окне)

5) Делитель опорной частоты предназначен для понижения частоты опорного генератора до частоты сравнения. Схема ДОЧ включает в себя формирователь уровней и десятиразрядный счетчик. Сигнал с выхода опорного генератора G1 поступает на базу транзистора Т3, на котором собран формирователь уровня. Формирователь уровня представляет собой ненасыщенный ключ, режим которого с помощью резисторов R10, R13 выбран так, что на коллекторе транзистора формируются уровни, необходимые для работы ТТЛ — логики. С выхода формирователя сигнал поступает на вход делителя опорной частоты выполненного из двух последовательно включенных делителей У5 и У16, обеспечивающих коэффициент деления 1024. Коэффициент деления схем У5 и У16 равен 16 и 64 соответственно. Выходной сигнал делителя У5 имеет уровень логической единицы в пределах 2,4?И1<5 В, входной сигнал делителя У16 должен иметь уровень логической единицы в пределах 7?И1<10В. Согласование логических уровней осуществляется с помощью преобразователя уровней выполненного на микросхеме У7 и резисторе R17. Входной и выходной сигнал делителя У5 6,4 МГц и 400 кГц соответственно можно проконтролировать в контрольных точках Г1 и Г4. Выходной сигнал 6,25 кГц всего ДОЧ можно проконтролировать на выводе 4 У16.

6) Высокочастотный делитель (ВЧД) осуществляет предварительное деление на 4 частоты ГУНа. ВЧД состоит из входного формирователя сигнала, двух быстродействующих делителей частоты с фиксированным коэффициентом деления на 2. Формирователь входного сигнала собран на транзисторах Т1 и Т2 и представляет собой усилитель-ограничитель, выполненный на дифференциальном каскаде, одно плечо которого соединено через емкость С1 с корпусом, а на второе через разделительную емкость С7 подается напряжение с выхода широкополосного усилителя. Резисторы R1—R8 обеспечивают режим формирователя по постоянному току. Питание осуществляется от источника +15 В через фильтр С5, С17, С19, Др2. Сформированный сигнал через разделительные емкости С3, С6 поступает на первый делитель У1. Поделенная частота через разделительные емкости С9, С10 поступает на второй делитель У2, с выхода которого через разделительные емкости С13, С14 сигнал поступает на вход ДПКД. Питание делителя У1, У2 осуществляется через фильтр С8, С11, С18, Др1.

7) ДПКД предназначен для понижения частоты ГУН, предварительно разделенной в ВЧД, до частоты сравнения fср = 6,25 кГц. Функциональная схема ДПКД включает в себя: двух коэффициентный делитель с коэффициентом деления 40 или 41, схему управления 2-х коэффициентным делителем, управляемый делитель. Коэффициент деления ДПКД определяется по формуле
N = 40 · n + a                        (1)
где 40 — коэффициент деления 2-х коэффициентного делителя при отсутствии команды «управление», n — коэффициент деления управляемого делителя, а — количество переходов 2-х коэффициентного делителя на деление 41, т. е. длительность команды «управление». Выходная частота синтезатора определяется по формуле
fвых = fср · K · N                     (2)
где fcp = 6,25 кГц, частота сравнения, К = 4 — коэффициент деления ВЧД, N — коэффициент деления ДПКД.

Функциональная схема ДПКД радиостанции Баклан

Функциональная схема ДПКД радиостанции Баклан

В зависимости от функции, выполняемой синтезатором, ДПКД работает в режиме «передача» или «прием». В режиме «передача» коэффициент деления ДПКД изменяется от
                                (3)
до
                       (4)
где fmin пер, fmax пер — минимальная и максимальная частота синтезатора в режиме «прием».

На основании формулы (2) составлена таблица связи изменений коэффициентов деления ДПКД и выходной частоты, в которой показано, насколько должен изменяться коэффициент деления ДПКД для получения того или иного изменения выходной частоты синтезатора.

Таблица связи изменений коэффициентов деления ДПКД и выходной частоты


Изменение коэффициента деления ДПКД Изменение выходной частоты синтезатора, кГц
1 25
2 50
4 100
40 1000

Согласно этой таблицы и формулы (1) для изменения выходной частоты синтезатора на 1 МГц необходимо изменить коэффициент деления «n» управляемого делителя на 1. Для получения более мелкого шага сетки должна изменяться величина «а» от 0 до 39. В режиме «передача» коэффициент «n» должен изменяться от 118 до 136, а в режиме «прием» от 138 до 156, что обеспечит соответственно изменение выходной частоты от 118 до 136 МГц и от 138 до 156 МГц. 2-х коэффициентный делитель 40/41 состоит из делителя У3, имеющего коэффициент деления 10 или 11, и двух делителей на 2 У4-1 и У4-2, а также схемы совпадения У6. Выходной сигнал схемы У6 осуществляет управление коэффициентом деления схемы У3. При наличии на выводе 8 У6 логического нуля коэффициент деления У3 равен 11, а при наличии логической единицы равен 10. Резисторы R11, R12 обеспечивают согласование выходного и входного сигналов У6 и У3. Резистор R14 является внешним нагрузочным резистором У3 и обеспечивает согласование выходного сигнала У3 с входом У4-1. На выходе схемы У6 уровень логического нуля формируется только в момент нахождения триггеров У4-1 и У4-2 в состоянии логической единицы и при наличии команды «управление», т. е. один раз на 40 входных импульсов. Диаграммы, поясняющие работу 2-х коэффициентного делителя при наличии и отсутствии команды «управление», приведены на рис. 5 и 6 соответственно. Команда «управление» на схему У6 поступает через согласующую цепь R15, R18. Сигнал с выхода 2-х коэффициентного делителя на схему управления и управляемый делитель поступает через преобразователь уровня, выполненный на схеме У7 и резисторе R16.

Управляемый делитель состоит из восьмиразрядного счетчика У14, У18; схемы опознавания У13-2, У13-3, У13-4, У12-2; триггера установки У9-2. При срабатывании триггера установки на его выходе 12 формируется импульс установки, который, поступая на входы WR схем У14 и У18, производит запись в схемы начального числа. Разряды схем У14 и У18 устанавливаются в состояния, которые определяются кодом управления, поступающим с пульта управления через входные цепи. После окончания импульса установки происходит заполнение счетчиков У14, У18 до опознаваемого состояния, при этом на выходе схемы опознавания У12-2 формируется уровень логического нуля. Этот сигнал, поступая на D-вход триггера установки, разрешает его срабатывание.

Схема опознавания управляется сигналом +16,5 В, который поступает в синтезатор только в режиме «передача». Из этого сигнала с помощью делителя напряжения R62, R63 формируется уровень логической единицы, который поступает на схему У13-3. При наличии этого сигнала схема опознавания срабатывает при появлении в счетчиках состояния, которое соответствует числу 165. При отсутствии сигнала, схема опознавания срабатывает при появлении в счетчиках числа 185. Для срабатывания триггера установки необходимо 2 импульса, первый импульс включает, а второй выключает триггер. Таким образом, коэффициент деления управляемого делителя можно определить по формуле
n = b + 2 — С,                        (5)
где b = 165 или 185 — опознаваемая комбинация, зависящая от режима работы, С — начальное число.

Для получения требуемого изменения коэффициента деления управляемого делителя величина «С» должна изменяться от 30 до 49. В таблице ниже приведен код управления, который необходимо подавать на схемы У14, У18 для получения требуемого коэффициента деления.

Таблица связи изменений коэффициентов деления ДПКД и выходной частоты


Коэффициент
деления
Число,
записываемое
в счетчик
Код управления
передача прием микросхема
У14 У18
вывод
4 12 13 3 4 12 13 3
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
1   0   0  0 1  1   0   0
0   0   0  0 0  1   0   0
1   1   1  1 0  1   0   0
0   1   1  1 0  1   0   0
1   0   1  1 0  1   0   0
0   0   1  1 0  1   0   0
1   1   0  1 0  1   0   0
0   1   0  1 0  1   0   0
1   0   0  1 0  1   0   0
0   0   0  1 0  1   0   0
1   1   1  0 0  1   0   0
0   1   1  0 0  1   0   0
1   0   1  0 0  1   0   0
0   0   1  0 0  1   0   0
1   1   0  0 0  1   0   0
0   1   0  0 0  1   0   0
1   0   0  0 0  1   0   0
0   0   0  0 0  1   0   0
1   1   1  1 1  0   0   0
Опознаваемая комбинация Передача 165
Прием 185
1   0   1  0 0  0   0   1
1   0   0  1 1  0   0   1

Импульс установки, вырабатываемый триггером установки У9-2, поступает на вход записи WR счетчиков У8 и У11, и производит запись в них начального числа. Одновременно импульс установки, поступая на S-вход триггера У9-1, удерживает его в состоянии, при котором на выводе 2 формируется уровень логического нуля. После окончания импульса установки начинается заполнение счетчиков У8, У11, а триггер У9-1 устанавливается в состояние логической единицы на выходе 2, что является командой «управление» для 2-х коэффициентного делителя. На выходе 4 У13-1 при этом формируется логический нуль, т. к. состояние счетчиков не соответствует опознаваемой комбинации. При появлении в счетчике опознаваемой комбинации, числа 39, на выходе 4 У13-1 формируется логическая единица, которая, поступая на Е-вход У8, блокирует дальнейшее заполнение счетчика. Изменение сигнала на D-входе триггера У9-1 приводит к тому, что триггер переключается в состояние, при котором на выходе 2 формируется логический нуль. Схема управления остается заблокированной до появления следующего импульса установки. Таким образом, между двумя импульсами установки на выходе 2 У9-1 формируется команда «управление», длительность которой зависит от начального числа записываемого в схемы У8 и У11. На рис. 7 показана диаграмма работы схемы управления при наборе частоты XXX, 125 МГц, т. е. при а = 5. На выводе 2 У9-1 формируется импульс, длительность которого равна пяти периодам входной частоты схемы управления. При этом 2-х коэффициентный делитель 5 раз перейдет в режим деления на 41.

Диаграмма работы схемы управления при выходной частоте синтезатора ХХХ,125 МГц

В таблице "Код управления делителей У8 и У11" приведен код управления, который необходимо подать на схемы У8, У11 для получения той или иной выходной частоты синтезатора.

Код управления делителей У8 и У11


Частота,
МГц
Число,
записываемое
в счетчик
Величина
«а»
Код
управления
1р 2р 3р 4р 5р 6р
Микросхема
У8 У11
вывод
4 12 13 3  4 12
XXX,000
XXX,025
XXX,050
XXX,075
XXX,100
XXX,125
XXX,200
XXX,300
XXX,400
XXX,500
XXX,600
XXX,700
XXX,800
XXX,900
XXX,925
XXX,950
XXX,975
39
38
37
36
35
34
31
27
23
19
15
11
7
3
2
1
0
0
1
2
3
4
5
8
12
16
20
24
28
32
36
37
38
39
1   1  1  0  0  1
0   1  1  0  0  1
1   0  1  0  0  1
0   0  1  0  0  1
1   1  0  0  0  1
0   1  0  0  0  1
1   1  1  1  1  0
1   1  0  1  1  0
1   1  1  0  1  0
1   1  0  0  1  0
1   1  1  1  0  0
1   1  0  1  0  0
1   1  1  0  0  0
1   1  0  0  0  0
0   1  0  0  0  0
1   0  0  0  0  0
0   0  0  0  0  0
Опознаваемая комбинация 1   1  1  0  0  1

В качестве выходного сигнала ДПКД используется импульс установки, который поступает в ЧФД. Питание 2-х коэффициентного делителя осуществляется от источника 5,2 В, причем схема У3 запитана через дополнительный фильтр R9, С12. Питание схемы управления и управляемого делителя осуществляется от источника 10 В через фильтр L1, C1, С9, С21, С22, С23.

8) Входные цепи предназначены для обеспечения работоспособности ДПКД при наличии на проводах управления помех амплитудой до 3 В и обеспечения жизнеспособности ДПКД при наличии на проводах управления помех с амплитудой до 40 В, а так же формирования 12 разрядного кода управления ДПКД и 11 разрядного кода формируемого пультом управления. Входные цепи всех проводов управления выполнены по одинаковой схеме. Работу схемы рассмотрим на примере входной цепи первого разряда управления. Входная цепь представляет собой ключ, выполненный на схеме У1-1. Порог переключения схемы равен половине питания. Диоды Д1 и Д12 предназначены для защиты схемы У1-1 от высоковольтных помех. Пульт управления коммутирует провод управления на корпус. Делитель напряжения R12, R23 выбран так, что при наличии на проводе управления помехи с амплитудой до 3 В схема У1-1 не переключается и на ее выходе формируется уровень логической единицы. Конденсатор С10 защищает схему У1-1 от высокочастотных помех. Когда провод управления оторван от корпуса, источник +18 В и делитель напряжения R1, R12, R23 создают на входе У1-1 уровень логической единицы, что приводит к формированию на выходе У1-1 логического нуля. Пульт управления коммутирует провода управления на корпус согласно таблиц (см. ниже). Входные цепи производят инверсию кода управления поступающего с пульта. Для формирования требуемого кода управления ДПКД используются схемы У1-6, У2-6, У4-1. Для формирования двенадцатого разряда управления используется схема У4-2.

Коммутация проводов управления сетки частот 25 кГц

Частота, МГц Провод управления
1р 2р
XXX,Х00
XXX,Х25
XXX,Х50
XXX,Х75
1   0
0   0
1   1
0   1

Коммутация проводов управления сетки частот 100 кГц

Частота, МГц Провод управления
3р 4р 5p 6p
XXX,0ХХ
XXX,1ХХ
XXX,2ХХ
XXX,3ХХ
XXX,4ХХ
XXX,5ХХ
XXX,6ХХ
XXX,7ХХ
XXX,8ХХ
XXX,9ХХ
0    1    1    1
1    1    1    1
0    0    0    0
1    0    0    0
0    1    0    0
1    1    0    0
0    0    1    0
1    0    1    0
0    1    1    0
1    1    1    0

Коммутация проводов управления сетки единиц МГц

Частота, МГц Провод управления
7р 8р 9p 10p 11p
118,ХХХ
119,ХХХ
120,ХХХ
121,ХХХ
122,ХХХ
123,ХХХ
124,ХХХ
125,ХХХ
126,ХХХ
127,ХХХ
128,ХХХ
129,ХХХ
130,ХХХ
131,ХХХ
132,ХХХ
133,ХХХ
134,ХХХ
135,ХХХ
136,ХХХ
0    1    1    1    1
1    1    1    1    1
0    0    0    0    0
1    0    0    0    0
0    1    0    0    0
1    1    0    0    0
0    0    1    0    0
1    0    1    0    0
0    1    1    0    0
1    1    1    0    0
0    0    0    1    0
1    0    0    1    0
0    1    0    1    0
1    1    0    1    0
0    0    1    1    0
1    0    1    1    0
0    1    1    1    0
1    1    1    1    0
0    0    0    0    1

9) Частотно-фазовый детектор (ЧФД) предназначен для сравнения частоты и фазы сигнала с выхода ДПКД fподст с частотой и фазой сигнала с выхода ДОЧ fопор и выработки управляющего напряжения, содержащего информацию о частотной и фазовой разнице этих сигналов.

В состав ЧФД входят:
триггерный частотно-фазовый детектор, собранный на микросхемах У15, У17 и У19;
ключ (Т2, R61, R65, R66);
ограничитель (R72, R73, Д23).
При работе ЧФД встречаются следующие случаи (см. рис. ниже): fподст.>fопор.. На выходе триггерного частотно-фазового детектора (У17-3) формируется уровень логической единицы, который поступая на базу транзистора Т2, открывает его. Напряжение, снимаемое с коллектора Т2, проходя через ФНЧ, поступает на управление ГУН.

Диаграмма работы ЧФД

Величина резисторов R65, R66 выбрана так, что минимальный уровень управляющего напряжения в этом режиме не менее 2 В. Под действием управляющего напряжения частота ГУН уменьшается; fподст≈foпop. ?подст.—?oпop.=VAR. На выходе триггерного частотно-фазового детектора (У 17-3) формируется импульсное напряжение с периодом равным 1/foпop. и с шириной импульса, зависящей от разности фаз fподст. и foпop. Так как в данном случае разность фаз-величина переменная, в пределах временного интервала Т, равного
                                (6)
импульсы получают линейную модуляцию по закону односторонней ШИМ. Эти импульсы, поступая на базу транзистора Т2, формируют на его коллекторе аналогичную импульсную последовательность. Постоянная составляющая напряжения на коллекторе Т2 содержит сведения о разности фаз fподст. и foпop., используется в качестве напряжения управления частотой ГУН.

Для выделения напряжения управления используется ФНЧ; fподст. = foпop. ?подст.—?oпop. = const. Как и в предыдущем случае, на выходе триггерного частотно-фазового детектора формируется импульсное напряжение шириной импульса, зависящей от разности фаз fподст. и foпop. Но в данном случае ширина импульса остается величиной постоянной. Постоянная составляющая коллекторного напряжения транзистора Т2, выделяемая ФНЧ, поступает на управление ГУН, поддерживая данную разницу фаз неизменной; fподст.<fопор. На выходе триггерного частотно-фазового детектора (У 17-3) формируется уровень логического нуля, транзистор Т2 закрыт. На коллекторе Т2 высокий уровень напряжения, который через ФНЧ поступает на управление ГУН. Ограничитель обеспечивает максимальный уровень, напряжение не более 12 В. Под действием управляющего напряжения частота ГУН увеличивается.

10) Схема запрета передачи предназначена для задержки включения передатчика до окончания переходных процессов в синтезаторе при переходе из режима «прием» в режим «передача» и отключения передатчика при отказе синтезатора в режиме «передача». Схема запрета передачи собрана на микросхемах У3-3, У4-4 и транзисторе У6-3.

В режиме «прием» на вход 9 У4-4 подан логический нуль. На выходе У4-4 логическая единица. Емкость С24 через цепь Д24, R70 заряжается до уровня логической единицы, что приводит к появлению на выходе У3-3 логического нуля. Транзистор У6-3 закрыт. При переходе в режим «передача» в синтезатор поступает напряжение +16,5 В, из ко­торого делителем напряжения R62, R63 формируется логическая единица, поступающая на У4-4. Если синтезатор исправен и переходной процесс окончен на выходе У19-4 формируется логическая единица, что приводит к формированию логического нуля на выходе У4-4. Емкость С24 разряжается через цепь R70, R69 до уровня логического нуля. На выходе У3-3 формируется логическая единица. Транзистор У6-3 открывается и передатчик включается. Во время переходного процесса и при отсутствии режима захвата на выходе У19-4 появляется логический нуль. Это приводит к появлению на выходе У4-4 логической единицы. Емкость С24 заряжается через цепь Д24, R70 и на выходе У3-3 появляется нуль. Транзистор У6-3 закрывается, что приводит к выключению передатчика. Постоянная времени С24, R70, R69 выбрана так, что транзистор остается закрытым на 80 мс после окончания импульса на выходе У19-4. За это время переходные процессы в синтезаторе заканчиваются. Резистор R71 ограничивает базовый ток транзистора У6-3.

11) Матрица перестройки приемника формирует управляющее напряжение для перестройки входных цепей приемника согласно таблице:

Частота, МГц Управляющее напряжение, В Частота, МГц Управляющее напряжение, В
118,000
118,500
119,000
119,500
120,000
120,500
121,000
121,500
122,000
122,500
123,000
123,500
124,000
124,500
125,000
125,500
126,000
126,500
127,000
127,500
4,92
5,08
5,25
5,42
5,60
5,79
5,98
6,17
6,37
6,57
6,78
7,00
7,22
7,45
7,68
7,92
8,17
8,43
8,69
8,96
128,000
128,500
129,000
129,500
130,000
130,500
131,000
131,500
132,000
132,500
133,000
133,500
134,000
134,500
135,000
135,500
136,000
136,500
9,24
9,53
9,82
10,12
10,43
10,76
11,10
11,45
11,81
12,18
12,57
12,97
13,39
13,82
14,27
14,73
15,21
15,70

Управляющее напряжение вырабатывается с помощью шестиразрядной резистивной матрицы R40, R41, R46—R60 и коммутирующих ключей У10, У6-2. Младший разряд матрицы формируется из 3, 4, 5 и 6 разрядов управления ДПКД с помощью микросхемы У5. В качестве старших разрядов используется 7, 8, 9, 10 и 11 разряды управления ДПКД. Причем 7 разряд поступает на коммутирующий ключ непосредственно, а 8, 9, 10 и 11 через схемы У7 и У3-2. Если рабочая частота радиостанции ниже 136 МГц, то матрица питается от напряжения + 15 В, транзистор Т1 закрыт, схемы У7 и У3-2 пропускают код управления на коммутирующие ключи без изменения. Если частота больше или равна 136 МГц, на выходе У4-2 формируется логический нуль, который поступая на схему У7 закрывает ее. На выходах У3-2 формируется логический нуль и коммутирующие транзисторы закрываются. Сигнал с выхода У4-2, проходя через инвертор У4-3, поступает на транзистор У6-1 и открывает его, что приводит к открыванию транзистора Т1. В этом случае на матрицу подается дополнительное напряжение питания +18 В через резистор R36. Это позволяет сформировать управляющее напряжение больше 15 В.

Резисторы R34, R35 задают режим транзистора Т1 по постоянному току. Резисторы R37 — R39, R42 —R45 ограничивают базовый ток ключей. Регулировка матрицы производится резисторами R56*, R57*, R60*.

РадиоЭйр.ру рекомендует

Детская одежда Mayoral в интернет-магазине ДетвораШоп

Меню

Спонсоры

Ссылки